Please use this identifier to cite or link to this item: http://archives.univ-biskra.dz/handle/123456789/24467
Full metadata record
DC FieldValueLanguage
dc.contributor.authorABBAD, Houari-
dc.date.accessioned2023-04-16T07:21:33Z-
dc.date.available2023-04-16T07:21:33Z-
dc.date.issued2016-
dc.identifier.urihttp://archives.univ-biskra.dz/handle/123456789/24467-
dc.description.abstractL’objectif de ce travail est de trouver une méthodologie pour l’implantation des algorithmes de commande sur cible FPGA, on a fait notre départ de travail par partager le projet ont deux grandes parties : une partie théorique et une partie pratique. Pour la 1ère partie, on a fini le premier chapitre qui est consacré sur les réseaux logiques programmables PLD, le 2ème chapitre qui, sera destiné à la technologie et environnement de développement des FPGA et le dernier sur la Méthodologie de développement des algorithmes de commande et l'implantation sur FPGA. La 2ème partie contient le dernier chapitre, notre motivation était de réaliser un dispositif de commande numérique à base d’une puce d’FPGA pour un onduleur triphasé pédagogique, c’est une pratique de ce que nous avant étudient dans la partie théorique, alors ont à débuté dans cette partie par préparer un cahier des charges pour faire une boucle de commande vectorielle pour moteur asynchrone, et voire ce que nous avant comme matérielle pédagogique (les cartes FPGA) dans le laboratoire de faculté, après ont à choisir la carte FPGA DE0 d’Altéra comme une cible, on même temps commencé à partager la boucle d’acquisition sur des petits blocs d’algorithmes pour faciliter l’écriture et la simulation du programme , finalement ces propositions d'avancement sont validées en simulation.en_US
dc.description.sponsorshipUniversité Mohamed Khider - Biskraen_US
dc.language.isofren_US
dc.publisherUniversité Mohamed Khider - Biskraen_US
dc.subjectFPGA, Mesure de performances, Commande, Temps réelen_US
dc.titleMéthodologie de développement et d’implantation sur puce FPGA d’algorithme de commande.en_US
dc.typeThesisen_US
Appears in Collections:Département de Génie Electrique

Files in This Item:
File Description SizeFormat 
Mémoire_43_2016.pdf4,92 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.